Новый стандарт DDR5 SDRAM поддерживает удвоенную пропускную способность DDR4

JEDEC, контролирующий орган стандарта RAM, опубликовал подробную информацию о спецификации DDR5 SDRAM, чтобы удовлетворить спрос на все более быструю RAM.

Новая спецификация DDR5 предназначена для масштабирования производительности памяти без снижения эффективности канала на более высоких скоростях. Это было сделано путем удвоения длины пакета до BL16 и числа банков до 32 с 16. DDR5 DIMM также имеет два 40-битных независимых подканала, что повышает эффективность и надежность.

Новая функция, названная Decision Feedback Equalization (DFE), обеспечивает масштабируемость скорости ввода-вывода для повышения пропускной способности и повышения производительности. DDR5 поддерживает удвоенную полосу пропускания своего предшественника, DDR4 с 4,8 гигабит в секунду, но не поставляется при запуске.

DDR5 также поддерживает встроенные функции масштабирования ECC, которые позволяют изготавливать на современных узлах процесса.

«Стандарт DDR5 предлагает отрасли критическое улучшение производительности основной памяти, чтобы дать возможность следующему поколению вычислений, необходимых для преобразования данных в облачные, корпоративные, сетевые, высокопроизводительные вычисления и приложения для искусственного интеллекта», — сказал Франк Росс, JEDEC. Член Совета директоров и старший технический сотрудник Micron.

Требования к питанию были снижены с 1,2 В до 1,1 В по сравнению с DDR4. Регулятор напряжения в конструкции DIMM снижает энергопотребление и обеспечивает лучший допуск по напряжению для повышения производительности DRAM. DDR5 использует базовую спецификацию MIPI Alliance I3C для шины управления системой.

«DDR5 готов повысить производительность вычислений, применяя различные функции для преодоления будущих проблем масштабирования технологий и повышения производительности по сравнению с DDR4. На этом основании DDR5 будет руководить развитием эры, ориентированной на данные, и будет играть ключевую роль в 4-я промышленная революция », — сказал Уксонг Канг, глава отдела планирования DRAM-продуктов SK hynix, одного из членов JEDEC. «SK hynix открывает новый сектор на рынке благодаря разработке первой в отрасли DDR5, которая соответствует стандартам JEDEC. Мы работаем со многими партнерами над проверкой DDR5 Ecosystem посредством разработки тестовых чипов и модулей с 2018 года и выполняем наши лучше всего обеспечить уровень массового производства во второй половине этого года ».

Ожидается, что продукт сначала поступит в центры обработки данных и другие приложения облачных вычислений, а вскоре после этого перейдет к потребителям. JEDEC сделал спецификацию доступной для покупки.